文章
文章用户商店文档快讯动态
分区
个性化频道

VerilogHDL学习教程之语言基础篇(83.3MB)

Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE（电气和电子工程师协会）标准。     (摘自百度)

本教程详细介绍了FPGA开发相关、VerilogHDL语言的一些基础概念和Verilog的算法设计理念

下载权限

查看
  • ￥
    免费下载
    评论并刷新后下载
    登录后下载

查看演示

  • {{attr.name}}：
您当前的等级为
登录后免费下载登录 小黑屋反思中，不准下载！ 评论后刷新页面下载评论 本作为UP主、推广大使和VIP专享内容 升级会员

 您今天的下载次数（次）用完了，请明天再来 本作为UP主、推广大使和VIP专享内容 升级会员

 支付以后下载立即支付 本作为UP主、推广大使和VIP专享内容 升级会员
您已获得下载权限 您已获得下载权限，您可以每天下载资源次，今日剩余次
使用手机APP搜索
即可使用极速下载功能
该游戏只支持安卓手机
使用手机浏览器-首页右上角-扫一扫保存到手机
还没有APP/不会使用？

国际网盘分流下载

学习资料
×

稿件投诉

你觉得这个稿件有什么问题？

为帮助审核人员更快处理，请补充详细说明

猜您喜欢

2 条回复 A文章作者 M管理员
  1. mayyz
    mayyz

    刚学eda，应该有用吧 [van♂样的肯定]

  2. 我的世界
    我的世界

    好东西，收藏了

×

{{data.title}}

前往查看详情

下载失败

当前操作存在采集风险，为保障你的账户安全，暂时无法完成操作。你的账户功能正常，请明天再尝试

公众安全对我们而言非常重要、用机器采集本站资源系违规行为。

申请继续下载
取消

账号：
密码：

*充值前请务必截图保存您创建的账号密码

*请一定要请牢记您的账号和密码以防丢失

*获取最新地址请发送任意邮件到永久邮箱

[email protected]
我已截图
×

您并未支付全部订单，请返回重试

订单状态：您已支付 单 ，还需支付 单

×

夜深了，已开启黑夜模式

我们非常关心您的用眼情况，已自动为您开启了夜间模式，并且会在清晨时自动关闭。


如需手动开关夜间模式，请在【我的】→右上角【夜间模式】进行操作

下载地址
1
2

打开客户端

尊敬的中文区用户，由于部分地区已经开始试点白名单网络管制 我们不确定这个趋势是否会扩大到您所在的整个地区 如果您继续选择使用传统网页浏览，将会面临巨大丢失风险 我们会在本月内将主要功能移植到客户端，请尽快适应新方式 无论发生了什么，我们都会想办法让用户能够回家 （PS:港澳台地区和海外华人用户均可忽略） 若未安装客户端，点击按钮将会自动下载
取消 打开客户端
打开客户端
取消

设置防丢失密保邮箱

了解详情

获取验证码

绑定
联系客服

打开客户端

尊敬的中文区用户，由于已经开始试点白名单网络管制 我们不确定这个趋势是否会扩大到您所在的整个地区 如果您继续选择使用传统网页浏览，将会面临巨大丢失风险 我们为您的设备单独提供了发布页，请尽快适应新方式 无论发生了什么，我们都会想办法让用户能够回家 （PS:港澳台地区和海外华人用户均可忽略） 若未使用专属发布页，点击按钮将会自动进入
取消 打开客户端

打开客户端

尊敬的中文区用户，由于已经开始试点白名单网络管制 我们不确定这个趋势是否会扩大到您所在的整个地区 如果您继续选择使用传统网页浏览，将会面临巨大丢失风险 我们为您的设备单独提供了发布页，请尽快适应新方式 无论发生了什么，我们都会想办法让用户能够回家 （PS:港澳台地区和海外华人用户均可忽略） 若未使用专属发布页，点击按钮将会自动进入
取消 打开客户端

为了您的账号安全，需绑定手机号

请输入验证码

请输入图片中的验证码
点击发送按钮获取验证码

取消
下载方式 X

提示

你的钱包余额不足，请充值
取消 马上充值